614 日 , 2024 19:43:11

今天,一个对电力电子不感兴趣的假粉终于取消了关注,值得庆祝祝愿他在今后的人生中勇于追求自己的兴趣爱好,而不是委屈自己接收垃圾信息!也祝愿他早日脱单得偿所愿!让我们用热烈的掌声欢送这位潜艇专家

614 日 , 2024 19:12:51

#打工日记
终于看懂了扫频仪的相位裕度为什么是和0°比较,多亏了这张图(来源于油管)。因为教材上的开环传递函数都是从加号负端断开,而实际扫频的时候是从采样点处断开,而负反馈的负号保留在环路里,这个负号引入了额外的180°相移。至于为什么要从采样电阻处注入扰动信号,Bode100的应用手册里说是为了使环路前向的阻抗远大于向后看的阻抗,向前看有kΩ级别的大电阻还有运放之类的环节,向后看是输出电压,视频里的小子说看做电压源的时候是没有阻抗的……但是这点我没有理解,输出不是有负载吗😵?我是不是遗忘了什么电路原理的知识??没经过考研的锤炼真是基础不扎实啊,更不理解的是,为啥要让环路前向的阻抗远大于向后看的阻抗???为啥不能和教材一样在加号处剪开注入灵魂?
注:扫频仪也叫环路分析测试仪
https://youtu.be/0kZ0G7sNuik

614 日 , 2024 14:45:33

从头补是不可能了,先记录后面的小tips吧
#打工日记
«原理图设计中的防失效措施》
我刻板印象里的原理图一般都很简约,元器件用一套就够了,直到见识了组内的画风,发现有很多摸不着头脑的冗余配套,才勉强树立了防失效的意识,这个过程中菜鸟真的有很多疑问,趁我还没忘记,一定要把这种心路历程写下来,毕竟新手教新手一教就会,老师傅根本无法理解新人的愚蠢。
电容防短路失效,因此常用两个电容串联,同时为了串联均压,又会在旁边各自并联大电阻。电容是越串越小的,两电容串联容值减小为一半,因此四个电容才等于原先的一个,非常耗材,对于小电容倒还好,如果是毫法级别的电容阵,耗费的元件数量和体积简直不可估量,因此这种情况下会采取另一种防失效措施,那就是给电容串保险丝,也叫熔断器,每个都串有点浪费,通常每两个电容串一个保险丝,这样容值不会打折扣。还有一种特殊电容是开路失效模式,专门为了防短路失效,这种不用串联。
电阻防开路失效,因此常用两个电阻并联,电阻是越并越小的,不过阻值大一点无所谓,对体积影响不大。值得注意的是,0805封装的电阻耐压通常只有50V,而1206封装的耐压有100V,因此高压采样的时候分压电阻要用大封装,如果还不够的话要用两个串联!电阻也是有耐压的,新手菜鸟很容易忽视这一点!
仿真的时候电压源不能与电容并联,实际中也是!只不过实际中如果是小电容的话可以放过一马,毕竟导线上也有阻抗,但是大电容,尤其是给驱动芯片VC脚供电的大电容,必须串一个限流电阻!几欧姆即可。
还有继电器的防失效,为了保险起见一个通路上要经过两个开关,主要是为了防止触点弹不动,所以也要用两个独立的继电器,双通道也不行,因为双路继电器的两个开关是捆绑在一起动作的。这个文字讲不清楚,画图才能理解。先这样子,图以后再补。
还有就是整体性的冗余了,一个电源不够,备份来凑,所以原理图里经常会有Z、B等后缀,分别代表主份备份,备份还分冷备热备,暂时不接触就不细究了。

606 日 , 2024 21:49:01

庆余年2开头很拉胯,中间还是有一些妙语连珠的,因为理想主义者的高潮很容易引燃

606 日 , 2024 21:47:14

其实最关键的不是这些工具理性,我最想写的是讲给穷人听的社会学导论,但是很容易跑偏变成嘲讽,算了算了,先看一集庆余年2,再构思我的杰作不迟_(:з」∠)_别急

606 日 , 2024 21:30:24

调试也有好多技巧呢,硬件真的是无止境……但碰到我算是这门学科的倒霉,因为我觉得没什么是搞不懂的(无知者无畏)

606 日 , 2024 21:23:28

其实最近学了不少东西,但是懒得记录下来,导致如果要从头讲起会是一个大工程,而且好多资料都在公司电脑,不能导出来讲解……要不偷懒算了?本来打算写一篇saber入门教程,滤波器基本指南,滞回比较器一网打尽,镜像电流采样,1825和1843小试牛刀,控制环路速查笔记……要写的话工程量太大了,要不算了?反正也没人看

523 日 , 2024 16:13:29

今天第一次遇到男厕所排队女厕所不排队。因为10:1的性别比扭转了局势。

504 日 , 2023 15:49:15